Intel revela planes por un billón

Intel ha anunciado planes para lograr un procesador de un billón de transistores para 2030, marcando el comienzo de la era del Angstrom. El gigante del silicio hizo el anuncio durante la Reunión Internacional de Dispositivos Electrónicos del IEEE, simbólicamente en el 75º aniversario del transistor.

El Grupo de Investigación de Componentes (CRG) de Intel presentó 9 artículos para destacar las diversas investigaciones y avances que la empresa ha realizado desde la última reunión. El grupo se ha centrado específicamente en la fusión del silicio y los envases tanto en 2D como en 3D, avances en componentes ferroeléctricos y mejoras en la eficiencia energética, todo lo cual contribuye al objetivo de billones de transistores para 2030.

El CRG de Intel ha sido anteriormente responsable de avances en las puertas de metal FinFet, silicio tensado y Hi-K.

Lograr un procesador de un billón de transistores para 2030 sería una continuación exitosa de la Ley de Moore, que se ha especulado que está alcanzando su límite teórico. Aumentar la densidad de transistores en un mundo que depende de capacidades de procesamiento cada vez más capaces es una de varias estrategias para mantenerse al día con las demandas.

En este artículo, revisaremos algunos aspectos destacados de la presentación de Intel en el IEDM 2022.

Uno de los desarrollos clave presentados por el grupo es la mayor densidad en las interconexiones entre chipsets dentro de un empaque 3D cuasi monolítico.

En el IEDM de 2021, el grupo presentó esta arquitectura que presentaba espacios de unión de 10 μm. En el evento de 2022, el grupo informó de una reducción exitosa a 3 μm de espacios de unión, lo que dio como resultado un aumento de la densidad de interconexión 10 veces mayor.

Esta mayor densidad también proporciona más flexibilidad en cuanto a cómo se colocan los chiplets superiores e inferiores entre sí, así como la cantidad de chiplets en la pila.

El aspecto "cuasi monolítico" surge de la idea de que esta arquitectura de chip puede lograr un rendimiento similar a un chip puramente monolítico en el que las interconexiones se fabrican dentro de un solo troquel.

Según se informa, la presentación de Intel sobre el tema sugiere que su empaque cuasi monolítico tiene un camino hacia el mercado con materiales y procesos de fabricación ya definidos.

La memoria ferroeléctrica (FeRAM) es un componente de memoria de próxima generación que presenta altas velocidades, gran capacidad de almacenamiento y memoria persistente similar a la FLASH no volátil. Está compuesto por una capa de transistor, con una capa de condensador ferroeléctrico en la parte superior.

Durante IEDM 2022, el grupo Intel realizó una demostración de su implementación 3D FeRAM, que, según se informa, es la primera demostración exitosa hasta la fecha.

FeRAM se ha presentado anteriormente como una posible alternativa a la RAM dieléctrica, sin embargo, todavía enfrenta desafíos para lograr la misma densidad. 3D FeRAM de Intel tiene una arquitectura apilada verticalmente, con una capa lógica y una capa de memoria una encima de la otra. Esto reduce el tamaño del troquel horizontal, mejora la densidad de la memoria y la velocidad, lo que la hace más competitiva como alternativa.

Además, el grupo de Intel ha modelado dispositivos ferroeléctricos basados ​​en Hafnia, capturando específicamente interacciones entre transiciones de fase, fases mixtas y defectos. Intel espera que esta investigación contribuya al desarrollo de nuevos dispositivos de memoria ferroeléctrica, así como de transistores ferroeléctricos.

Intel y su unidad CRG parecen tomarse en serio la idea de mantenerse al día con la Ley de Moore y están ideando soluciones creativas e innovadoras para respaldar sus objetivos de billones de transistores. Su presentación en el IEDM de 2022 indica que están atacando el problema desde múltiples ángulos.